All Questions
dc里get_cells打印不全，有省略号怎么办
ExASIC33
0 1 22
synthesis
python3 list怎么去重
b00716
0 1 23
python
python3 format中的大括号怎么转义
b00716
0 1 18
python script
怎样把多个verilog文件合成一个？
ExASIC33
0 1 42
script
怎样把包含多个module的文件拆为成多个单独的verilog文件
ExASIC33
0 1 27
script
verible支持elaborate吗？
ExASIC33
0 0 14
eda verification
formality GUI里如果高亮某一根线
ExASIC33
0 0 11
formality
代码里有3个寄存器是不同的门控条件，综合结果有可能会把3个条件相或，生成一个公共的门控时钟吗？
ExASIC33
0 0 13
lec design synthesis
gvim怎么直接打开flist里带环境变量的文件
ExASIC33
0 1 43
vim linux
关于带upf文件的综合
engiant_sg1
0 0 28
upf dc