IC技术圈问答
Questions
Tags
All Questions
群友提问:Vivado 综合时间过快怎么验证正确性
FPGA探索者
1
asked Nov 25
0
1
9
verilog
fpga
芯片、FPGA的工作频率、面积相关
FPGA探索者
1
asked Nov 25
0
0
9
数字ic
fpga
群友提问:跳槽薪资问题
FPGA探索者
1
asked Nov 25
0
1
10
社招
职场
python调用smtp发邮件如何延时发送?避免一瞬间发送数千封?好像邮件服务商有限制
ExASIC
33
asked Nov 25
0
0
6
python
synplify+vivado 联合使用,vivado实现时报错
liqunxiong
1
asked Nov 23
0
0
9
布局布线
synplify
vivado
fpga
synthesis
请问一下想匹配库里面/10P5TC16*V1P0D/*/0.8V/*.lib文件,用find怎么抓啊
ExASIC
33
asked Nov 21
0
1
12
linux
dc、pt里如何查看db文件对应的condition名字?
ExASIC
33
asked Nov 16
0
0
16
pt
synthesis
emacs如何查找快捷键对应的命令是什么?
ExASIC
33
asked Nov 16
0
1
15
emacs
linux
emacs窗口边界不自动换行的命令是啥?
ExASIC
33
asked Nov 16
0
1
12
emacs
linux
pcie switch中,下游端口链路进入detect disabled hot reset等link down状态,上游端口能进入aspm L0s或 aspm L1吗?
liqunxiong
1
asked Nov 15
0
0
4
电源管理
pcie
lowpower
1
(current)
2
3
4
5
Next
Next