如何约束ANA到DIG上面的这条线的timing呢

Viewed 89

请教下各位前辈,像这种情况如何约束ANA到DIG上面的这条线的timing呢?
98f80a9c4cf9f76338a1c9c06e14555.png

1 Answers

问一问模拟,这个线的驱动能力,正沿输出,还是反沿输出,input delay模拟会占多少?