sta

静态时序分析

10 Questions
为什么有了STA还需要做后仿
ExASIC33
•
0 1 64
postsim sta verification
跑 post PT 报这个error： Current design is not in min-max mode. (DES-013)
ExASIC33
•
0 0 28
sta
如何从波形中查看建立时间保持时间
zj5150181
•
0 1 79
dc verilog sta
i2c综合后大家怎么做scl和sda的data2data check
ExASIC33
•
0 1 64
sta synthesis
如何约束ANA到DIG上面的这条线的timing呢
ExASIC33
•
0 1 80
sta
触发器的Q端输出作为时钟，怎么约束
ExASIC33
•
0 1 105
sta synthesis
请问下，PT怎么样可以显示出来clock source latency？
ExASIC33
•
0 0 88
sta
在pt里面怎么查看内部时钟树到某个output pin的时序报告？
ExASIC33
•
0 0 18
sta
请教一下，PT工具里面如何报出各种VT的比例？
ExASIC33
•
0 1 62
backend sta
PT静态时序分析时fix_eco_timing怎么设置可自动修复时钟源直接扇出到输出的时序违例呢？
ExASIC33
•
0 0 113
sta eco design
  • 1